| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | |||
| 5 | 6 | 7 | 8 | 9 | 10 | 11 |
| 12 | 13 | 14 | 15 | 16 | 17 | 18 |
| 19 | 20 | 21 | 22 | 23 | 24 | 25 |
| 26 | 27 | 28 | 29 | 30 |
- 자료구조
- booth multiplier 설계
- ARM
- 연산 가속기 설계
- ISR
- EEPROM 동작
- keynote 도형 복사
- 비동기 FIFO 구조
- LinkedList
- FIFO 설계
- Async FIFO
- i2c
- malloc
- Page Write
- Sync FIFO
- lec check
- booth algorithm
- C언어
- asynchronous fifo
- 곱셈기 설계
- cadence conformal eco
- LEC
- ACK Polling
- keynote 사용법
- Keynote 표
- keynote
- c
- AT24C16A
- keynote 도형 회전
- booth multiplier
- Today
- Total
목록LEC (2)
JINTBEAT Design Life
"Mixed Library"는 EDA 흐름에서 여러 종류의 라이브러리(lib) 를 혼합해서 사용하는 경우를 말한다. 주로 아래 두 가지 관점에서 사용된다. 1. PVT별 라이브러리 혼용동일한 셀이라도 PVT (Process-Voltage-Temperature) 조건이 다른 여러 .lib 파일을 함께 사용하는 경우. read_liberty ss_0.81v_125C.libread_liberty tt_0.9v_25C.libread_liberty ff_0.99v_-40C.libtiming worst/best/typical 경계를 확인하기 위한 multi-corner 분석용사용 툴: PrimeTime, Tempus 등2. 셀 특성별 라이브러리 혼용low power, high speed, low leakage, s..
Conformal ECO LEC - map, mapfile option 정리
Conformal LEC 개요Logic Equivalence Check (LEC)는 두 개의 디자인(Netlist 혹은 RTL) 간의 논리적 기능 차이가 없는지를 수학적으로 검증하는 툴이다. read_design 명령어에서 사용하는 -map, -mapfile option read_design 명령어에서 사용하는 -map과 -mapfile은 LEC에서 Golden과 Revised 디자인 간의 포트/신호 이름이 다를 때, 이를 수동으로 매핑하기 위한 옵션이다. 두 옵션 모두 “이름이 다른 포트나 신호들을 어떤 식으로 서로 연결해줄지”를 지정하는 데 사용되지만, 입력 방식과 유연성에서 차이가 있다. 옵션설명예시 특징-map단일 mapping 명령을 인라인으로 지정-map a=b간단한 1:1 mapping 시..